在晶圓熔融鍵合技術(shù)上的最新進(jìn)展已顯示了它在提升鍵合對(duì)準(zhǔn)精度上的能力過(guò)去的30年中，尺寸縮小和摩爾定律己成為硅平面工藝領(lǐng)域推動(dòng)成本降低的主要?jiǎng)恿?。在這期間，主要的技術(shù)進(jìn)步都已在CMOS工藝中獲得了應(yīng)用。最近的一些技術(shù)進(jìn)展已經(jīng)變得極其復(fù)雜，包括有多重光刻圖形化、新的應(yīng)變?cè)鰪?qiáng)材料和金屬氧化物柵介質(zhì)等。盡管在工程和材料科學(xué)上已經(jīng)取得了這些重大的成就，經(jīng)常被預(yù)測(cè)的所謂阻礙半導(dǎo)體產(chǎn)業(yè)發(fā)展的“紅磚墻”還是很快會(huì)再一次出現(xiàn)，需要采取措施來(lái)加以應(yīng)對(duì)。事實(shí)上，一些半導(dǎo)體供應(yīng)商指出經(jīng)濟(jì)性上的“紅磚墻”在采用22nm技術(shù)節(jié)點(diǎn)時(shí)就已經(jīng)出現(xiàn)，繼續(xù)縮小尺寸已經(jīng)不能降低單位晶體管的成本。如今，越來(lái)越難以找到一種解決方案來(lái)滿足在增加器件性能的同時(shí)又能降低成本的要求。

　　光刻尺寸的進(jìn)一步縮小會(huì)相應(yīng)增加IC制造的復(fù)雜性，并且必須要使用日益昂貴的光刻設(shè)備，同時(shí)也會(huì)引入吏多的圖形化工序。3D-IC集成提供了一種能在滿足下一代器件性能/成本需求的同時(shí)，又避免了采用進(jìn)一步縮小光刻尺寸的解決路徑。在另一方面，3D-IC集成還使半導(dǎo)體業(yè)界可以繼續(xù)使用具有較低復(fù)雜性的工藝，在保持一個(gè)較為寬松柵長(zhǎng)的情況下來(lái)提升芯片的性能，而這些都不需要增加額外的成本。

　　盡管對(duì)于3D-IC集成的初步展望還是有些模糊，但還是對(duì)它的一些集成途徑來(lái)進(jìn)行了分類(lèi)，以在第三個(gè)維度上對(duì)未來(lái)的發(fā)展做出清晰的觀察‘2]。 目前3D-IC集成所處的狀態(tài)有點(diǎn)類(lèi)似于穿越阿爾卑斯山脈，可以有不同的選項(xiàng)來(lái)越過(guò)山脈區(qū)域：明智地利用山谷;更加直接但也更危險(xiǎn)地攀登和翻越;花大力氣修建隧道來(lái)進(jìn)行穿越。最終最為經(jīng)濟(jì)的工藝路線將會(huì)是組合了所有這三種途徑的結(jié)合體。在3D-IC領(lǐng)域我們看到現(xiàn)在正在出現(xiàn)一種類(lèi)似的工藝過(guò)程，一些3D器件是在工藝制造過(guò)程的中期(MEOL)來(lái)形成立體結(jié)構(gòu)的，而另一些是在工藝制造過(guò)程的后期(BEOL)通過(guò)芯片疊層來(lái)實(shí)現(xiàn)的。在未來(lái)，一些3D堆疊工序也將會(huì)向工藝上游推進(jìn)而在工藝制造過(guò)程的前期(FEOL)中來(lái)完成。制造商會(huì)依據(jù)目標(biāo)器件的類(lèi)型、市場(chǎng)的規(guī)模和工藝的復(fù)雜程度來(lái)選擇究竟采用何種工藝路線。3D-IC篥成最具有成本優(yōu)勢(shì)的方法應(yīng)該是上述這三種工藝路線的結(jié)合。這就是說(shuō)，未來(lái)對(duì)于很多應(yīng)用場(chǎng)合，在前道制造工藝(FEOL)中實(shí)現(xiàn)3D-IC集成將具有更大的潛力來(lái)幫助降低成本、提升性能和提高能耗效率。

　　前道工藝(FEOL)目前仍然被看作為一個(gè)純粹的平面工藝，它是在硅襯底材料上實(shí)現(xiàn)器件的功能/性能。然而，許多具有創(chuàng)新性的工藝和材料，例如SiGe和其他材料的外延層，已經(jīng)引入到前道工藝(FEOL)中來(lái)提升器件的性能。因此，平面和3D堆疊的界限已經(jīng)開(kāi)始變得模糊，并且這也為異質(zhì)器件集成(例如制作在存儲(chǔ)器上的存儲(chǔ)器，制作在邏輯器件上的存儲(chǔ)器等等)的廣泛應(yīng)用和發(fā)展鋪平了道路。